[회로이론] Part1_직류회로) Chap2_기본 법칙

2.1 서론

회로에서 전류, 전압, 전력과 같은 변수의 값을 구하기 위해서는 전기회로를 지배하는 기본적인 법칙을 이해해야 한다. 기본적인 법칙으로는 옴의 법칙, 키르히호프의 법칙이 있으며 이는 회로 해석 방법의 기초적인 토대가 된다.

이러한 법칙 외에 회로 설계와 해석에서 보편적으로 사용되는 기술을 논의할 것이다.
기술로는 직병렬 저항결합, 전압 분배, 전류 분배, 델타-와이(Δ-Y), 와이-델타(Y-Δ) 변환 등이 있다.

 

2.2 옴의 법칙

대부분의 물질은 전하의 흐름을 방해하는 특성을 가지고 있다. 이러한 물리적인 성질 또는 전류를 방해하는 성질을 저항(resistance)이라 하고 기호 R로 표시한다. 저항 R은 옴(Ω)의 단위로 측정된다.

저항은 일정한 단면적 A에 반비례하고 길이 l에 비례함. p는 옴-미터(Ω-m)로 표시되는 물질의 고유저항(비저항: resistivity)으로써 구리와 알루미늄 같은 좋은 전도체의 경우 고유저항이 낮고, 운모와 종이 같은 절연체는 고유저항이 높음.

 

옴의 법칙에서 저항 양단의 전압 V는 저항을 흐르는 전류 i와 직접적으로 비례한다.

전압과 전류는 직접적으로 비례하기 때문에 비례상수를 저항 R로 정의함. 그러므로 그림(2)와 같은 식이 되며, 이것이 옴의 법칙의 수학적인 형태임.

위 그림으로 그림(1)과 같은 식을 유도할 수 있음.

(a) 단락회로는 저항이 0에 가까운 요소를 의미.	(b) 개방회로는 저항이 무한대인 회로 요소를 의미.

회로 해석에서 유용한 양으로 저항 R의 역수인 컨덕턴스(conductance)가 있으며, 이는 G로 나타냄. 컨덕턴스는 소자가 얼마나 전기적 전류를 잘 흘릴 수 있는지를 나타내는 척도.

컨덕턴스는 전류를 전도할 수 있는 능력을 나타내며 mho(℧) 또는 지멘스(S)로 측정된다.

 

2.3 노드, 가지, 루프

가지(branch)는 전압원 또는 저항 등 하나의 요소를 나타낸다.

노드(node)는 2개 또는 그 이상 되는 가지의 연결점이다.

루프(loop)는 회로에서의 모든 폐회로이다.

노드(node): a, b, c와 같은 지점, 가지(branch): 10V, 2A, 5Ω과 같은 요소, 루프(loop): 3개의 폐회로

b개의 가지, n개의 노드, l개의 단일 루프를 가진 네트워크는 다음과 같은 네트워크 토폴로지의 기본 법칙을 만족함.

직렬연결(Series Connection) Vac = Vab+Vbc = (Va-Vb)+(Vb-Vc) = Va-Vc	병렬연결(Parallel Connection) I_R1a + I_R2a = I_R1b + I_R2b(KCL)
# Voltage Division(전압분배)이 가능한 구조(자유롭게)	# Current Division(전류분배)이 가능한 구조
# 각 element에 흐르는 전류의 세기는 같음(KVL)	# element들의 양단전압의 크기는 동일함

 

2개 또는 그 이상의 요소가 직렬연결될 때, 그것은 1개의 노드를 독점적으로 공유해서 결과적으로 같은 전류를 흘려야 한다.
2개 또는 그 이상의 요소가 병렬연결될 때, 그것은 같은 노드 2개에 연결되어 결과적으로 이 양단에 같은 전압을 가져야 한다.

 

node: 3 branch: 4 loop: 2	node: 3 branch: 5 loop: 3

 

2.4 키르히호프의 법칙

키르히호프의 전류 법칙(KCL)은 하나의 노드(또는 폐경계)로 들어가는 전류의 대수적 합이 0임을 말한다.

한 노드에 들어가는 전류의 합은 나가는 전류의 합과 같음.

그림(1)의 양변을 적분하면 그림(2)가 됨. 전하 보존 법칙에 의해 KCL의 타당성이 증명됨.

하나의 노드로 들어가는 전류의 합은 그 노드에서 나오는 전류의 합과 같다.

 

키르히호프의 전압 법칙(KVL)은 하나의 폐경로에서 전압의 대수적 합이 0임을 말한다.

전압 강하의 합 = 전압 상승의 합

실전문제 2.7

그림 2.26의 회로에서 전압 v0와 전류 i0를 구하라.

 

2.5 직렬 저항과 전압 분배

직렬연결된 저항에 대한 등가 저항은 개별 저항의 합과 같다.

2.6 병렬 저항과 전류 분배

병렬연결된 두 저항에 등가 저항은 두 저항의 곱을 두 저항의 합으로 나눈 것과 같다. 이를 통해 병렬연결된 N개의 저항의 등가 저항을 구할 수 있다.

 

병렬연결된 저항의 등가 컨덕턴스는 개별 컨덕턴스의 합과 같다.

 

등가 저항은 같은 전압을 갖는다는 것을 알고 있으므로 그림(2)와 같은 식을 도출해 낼 수 있다.

 

예제 2.12

그림의 회로에서 i0, v0와 3Ω 저항에서 소모된 전력을 구하라.